Hacia una lógica fina y flexible
Procesador ARM de 32 bits nativamente flexible
Impresión electrohidrodinámica (EHD): rompiendo los límites de la inyección de tinta
Tintas con nanopartículas de plata: curado a baja temperatura, compatibilidad con la IME y aplicaciones de calentamiento transparente
Impresión en papel: Hacia la impresión R2R de circuitos multicapa de varios chips
Circuitos híbridos impresos de tipo Arduino
En esta serie de artículos, destacaremos diversas tendencias de innovación en el ámbito de la electrónica impresa, híbrida, en molde y en 3D. Nuestro objetivo es mostrar los avances y el estado de la técnica en varios frentes que van desde la impresión R2R en papel hasta los circuitos integrados delgados, pasando por las tintas conductoras, los sustratos estirables y la electrónica en molde, entre otros.
En este artículo se exponen trabajos de S&S, Enjet, CPI, Parsons, ARM, American Semiconductor, Agfa, Nanogate y CEA-LETI. En los artículos siguientes, cubriremos los avances de Signify, Jabil, Jones Healthcare Packaging, Swarovski, Wuerth, Ntrium, Sunew, XTPL, Identiv, Brilliant Matters, Philips 66, Alpha Assembly, GE Research, ACI, Panasonic, Safi-Tech, DuPont Teijin, VSParticle, Meta, NovaCentrix, Applied Materials, HP, Nano Ops, Brewer Science, e2ip, PolyIC, Kundisch, FIAT, Geely, y muchos otros.
Puede conocer los detalles de todas estas innovaciones haciéndose miembro de TechBlick. En efecto, al hacerse titular de un Pase Anual de TechBlick, se beneficiará del aprendizaje, la formación y la creación de redes sobre tecnologías emergentes durante todo el año. Tendrá acceso, durante 12 meses, a participar en todos nuestros eventos virtuales presenciales, a ponerse al día con los contenidos utilizando nuestra biblioteca de contenidos a la carta, y a aprender de los expertos del sector utilizando nuestra cartera de clases magistrales.
Aproveche para explorar nuestras clases magistrales y la biblioteca de contenidos a la carta.
Próximos eventos
Del 13 al 15 de octubre:
(1) Textiles electrónicos y parches cutáneos: Hardware y software
(2) Sensores para llevar puestos y monitorización continua de los signos vitales
(3) Sensores y actuadores impresos y flexibles
1 - 2 de diciembre
(1) Materiales para baterías: Próxima generación y más allá de los iones de litio
(2) Fotovoltaica: perovskita, orgánica, híbrida y otras tecnologías de próxima generación
(3) Baterías de estado sólido: Innovaciones, nuevas empresas prometedoras, hoja de ruta futura
Q1 2022:
Innovaciones en materiales de frontera: La IA en los materiales, los materiales de impresión 3D y los materiales 5G/6G
La agenda de nuestros eventos conjuntos del 13 al 15 de octubre
se anunciará la próxima semana.
Entre los ponentes estarán Roche, Medtronics, Ypsomed, Siemens, Microsoft, Jabil, MAS Holding, Williot, Ravensburger, innoME, Trelleborg, Neurosof Bioelectronics, Nutroimcs, Henkel, DuPont, Neteera, Feetme, Binah, Sonde Health, ZSK, Eastprint, VieLight, Atcor, Quad Industries, y muchos más.
Hacia una lógica delgada y flexible
Volver al contenido
Una tendencia interesante es el desarrollo de chips de silicio flexibles y ultrafinos.
El CEA-LETI ha desarrollado un enfoque centrado en las matrices de silicio delgadas incrustadas en flex. A continuación se muestra el flujo del proceso. Aquí se prepara la oblea de silicio y se forma una capa de sacrificio. Se recubre la capa flexible, se preparan las líneas metálicas y las almohadillas de golpeo, se voltean las matrices boca abajo y se adelgazan colectivamente. Por último, se añade la capa flexible superior antes de definir y liberar la fina capa de silicio incrustada en un sustrato flexible.
La imagen de abajo también muestra una imagen en sección transversal, lo que da una idea de los materiales y las dimensiones implicadas. El material flexible es un material de siloxano (SINR) que permite la fotolitografía, el curado a baja temperatura a 80C y la deposición por laminación al vacío.
Una de las principales ventajas de este proceso es que puede admitir cualquier chip, con cualquier número de pines e incluso con pasos muy pequeños. Esto se debe a que las líneas de metalización fabricadas a nivel de la oblea actúan esencialmente como una capa de redistribución, extendiendo los pines de la matriz en grandes áreas accesibles a las resoluciones alcanzadas por la electrónica impresa.
También destacamos algunos ejemplos de aplicación en la siguiente imagen. Aquí se puede ver una etiqueta RFID con una antena impresa y el chip RFID incrustado en flex. Esto se demostró tanto en un sustrato de PEN como de poliuretano.
Este panel de imágenes fue construido a partir de una charla en vivo dada en TechBlick (mayo de 2021) por CEA-LETI. Hágase titular del Pase Anual para ver este contenido a la carta.
Otro enfoque interesante es el adoptado por American Semiconductor. En este caso, la oblea CMOS de cualquier IDM o fundición puede adelgazarse y empaquetarse en una capa de PI, como se muestra a continuación. En términos simplificados, la capa superior se cubre con PI y bump o RDL (capa de redistribución), se añade un portador temporal antes de eliminar el silicio a granel subyacente (dejando unos 10µm de Si para los circuitos activos), y se añade el polímero de la parte posterior. Por último, se retira el soporte temporal y el chip de silicio SoP delgado se monta en una cinta para su posterior procesamiento. El recuadro muestra la delgadez de estas matrices empaquetadas en comparación con las clásicas matrices desnudas.
Este panel de imágenes fue construido a partir de una charla en vivo dada en TechBlick (mayo de 2021) por American Semiconductor. Hágase titular del Pase Anual para ver este contenido a la carta.
Una de las limitaciones de este enfoque de troquel delgado es la incompatibilidad de la resolución de los chips de silicio, es decir, su tamaño y paso de almohadilla, con la de las técnicas de impresión. De hecho, utilizando el proceso anterior, la mayoría de las obleas CMOS pueden procesarse y empaquetarse, pero no siempre podrían conectarse al siguiente nivel, es decir, la placa de circuito impreso o equivalente.
Para superar este reto, puede ser necesario un tipo de RDL en abanico. A continuación se muestra un enfoque. En primer lugar, se crea un circuito en una placa de circuito impreso flexible utilizando conductores y dieléctricos impresos. Se añaden materiales conductores como el ACA o el ACF y se coloca el CI SoP con la cara hacia abajo. A continuación se lamina o recubre la capa superior.
El impacto de este enfoque también se muestra a continuación. Se empieza con un CI Bluetooth SoP de 3,8x3,8 mm (AS-NRF51 en este caso). A continuación, se crea el sustrato flexible. En este caso, está diseñado para soportar un paso de 100µm. Por último, el SoP se voltea boca abajo y se inserta en el RDL flexible en abanico, creando el producto final.
Se trata de un enfoque elegante que permite llevar la potencia de los circuitos integrados de silicio a la electrónica híbrida flexible. Sin embargo, hoy en día tiene sus limitaciones. En general, el paso de los pads en las FPCB, incluso con el costoso Cu on PI, está limitado a 25 µm /25µm, mientras que muchos chips CMOS tienen pasos de pads u otras características de espacio por debajo de este tamaño. Por lo tanto, la oferta de circuitos integrados compatibles es limitada, a no ser que las técnicas de impresión de alta calidad mejoren la resolución del paso de los pads o que la industria del silicio ofrezca una amplia selección de procesos compatibles. Esto último avanzará lentamente, ya que se trata de un mercado pequeño.
Este panel de imágenes fue construido a partir de una charla en vivo dada en TechBlick (mayo de 2021) por American Semiconductor. Hágase titular del Pase Anual para ver este contenido a la carta.
Procesador ARM de 32 bits con flexibilidad nativa
Volver al contenido
Por último, en relación con este tema, nos gustaría tratar los últimos resultados publicados por Arm y PramatIC en Nature (junio de 2021) sobre sus microprocesadores nativamente flexibles. Se trata de un avance importante, ya que informa de un microproceso ARM de 32 bits fabricado en los TFT IGZO nativamente flexibles hechos en un nodo de 0,8µm. En total, hay 39.157 TFT y 17.183 resistencias en esta matriz de 59,2 mm2.
Esto es emocionante porque, a diferencia de los otros enfoques mencionados anteriormente, se trata de un CI nativamente flexible basado en la tecnología de TFT y no de obleas de silicio. Se afirma con razón que la fabricación de los TFT de IGZO, basada en los métodos tradicionales de producción de TFT basados en la litografía, es muy rentable en comparación con la producción de obleas de silicio, lo que permite llevar una potente capacidad de procesamiento a objetos cotidianos a escala de billones. Se argumenta que los otros enfoques no pueden tener la misma estructura de costes, ya que se basan en la tecnología estándar de obleas de silicio más los costes adicionales de procesamiento/conversión.
Este panel de imágenes fue construido a partir del artículo de Nature publicado el 22 de julio de 2021 por Arm. Tenga en cuenta que Arm también presentó en vivo en TechBlick (mayo de 2021). Inscríbase para ver este contenido a la carta. Para saber más, únase a nuestro evento LIVE(online) con un Pase Anual.
Impresión electrohidrodinámica (EHD): Rompiendo los límites de la inyección de tinta
Volver al contenido
El EHD es un avance importante en la impresión digital de ultraprecisión de material funcional, ya que puede superar los límites de resolución de los cabezales de impresión de inyección de tinta convencionales. No entraremos en los detalles del mecanismo de funcionamiento. En su lugar, nos limitamos a destacar las capacidades así como las aplicaciones potenciales de esta técnica.
El panel de imágenes que se muestra a continuación, elaborado a partir de una presentación de Enjet en mayo de 2021 en TechBlick, demuestra la gama de capacidades. En primer lugar, se observa cómo la técnica puede controlar el tamaño de la gota desde lo más pequeño hasta lo más grande. De hecho, puede imprimir características de 1 a 100 micras de tamaño. A continuación, observe cómo puede utilizarse para imprimir varias relaciones L/S (ancho de línea/espacio), que abarcan 2/2, 25/25 y 80/80 µm. Por último, observe cómo puede imprimir sobre topografías no planas y 3D con una buena cobertura de pasos. En resumen, puede ofrecer una deposición controlada digitalmente de características ultrafinas sobre superficies planas y no planas.
Este panel de imágenes fue construido a partir de una charla en vivo dada en TechBlick (mayo de 2021) por CEA-LETI. Hágase titular del Pase Anual para ver este contenido a la carta.
La siguiente pregunta podría ser cuáles podrían ser las aplicaciones de la impresión EHD. El panel de imágenes que se presenta a continuación, ensamblado principalmente a partir de los trabajos de Enjet, muestra varias posibilidades. En la parte superior derecha (imagen a), se muestra la aplicación de reparación de TFT. Aquí se puede imprimir un patrón de puente de <2µm con buena adherencia a la superficie del TFT y baja resistencia de contacto, lo que permite reparar los defectos de los paneles TFT para aumentar el rendimiento de la producción. Se trata de una técnica excelente que aprovecha los puntos fuertes de la EHD.
Otra aplicación podría ser la impresión de microtelas para microLEDs (imagen b). En general, el tamaño de los microLEDs se reducirá a medida que la industria aprenda a fabricar microLEDs cada vez más pequeños sin mermar la eficiencia y a medida que la industria aprenda a transferir con buen rendimiento y economía un número cada vez mayor de LEDs. En mi opinión, esta tendencia llevará tiempo, pero tiene un aire de inevitabilidad. Cuando los microLED sean pequeños, podría tener sentido el uso de la impresión EHD ultraprecisa para la deposición de almohadillas en grandes áreas, especialmente si se puede demostrar la impresión industrial a escala y consistente de múltiples cabezales con EHD. Scrona, de Zúrich, está desarrollando estos cabezales de impresión EHD.
Otra aplicación podría ser la impresión de QD, especialmente en micro-LEDs de pequeño tamaño o en pantallas de píxeles pequeños de alto PPI. A continuación se muestra un ejemplo. En este caso, el tamaño del píxel es de 20x100µm. Otras oportunidades son el blindaje EMI conformado con cobertura selectiva sin máscara y la creación de electrodos 3D precisos que envuelven el borde del cristal madre de la pantalla.
Este panel de imágenes se construyó a partir de una charla en directo impartida en TechBlick (mayo de 2021) por Enjet. Hágase titular del Pase Anual para ver este contenido a la carta.
Tintas con nanopartículas de plata: curado a baja temperatura, compatibilidad con el IME y aplicaciones de calefacción transparentes
Volver al contenido
Agfa lleva varios años desarrollando un proceso escalable para la producción en masa de tintas con nanopartículas de plata. Dispone de una amplia cartera de tintas para serigrafía y chorro de tinta. El año pasado amplió su cartera con la adquisición de la tecnología de tintas Ag NP de Clariant, lo que le permite ofrecer tintas con base de agua y con base de disolvente.
A pesar de llevar mucho tiempo en el mercado, las tintas con nanopartículas de plata siguen mostrando mejoras significativas. El gráfico siguiente muestra una evolución incremental, pero importante. Aquí podemos ver cómo ha mejorado la resistencia de las tintas de Ag para una temperatura de curado determinada. El efecto es más dramático para el curado a 110C, pero sigue siendo sustancial para 130C e incluso 150C. Se trata de un buen progreso, ya que amplía la compatibilidad con sustratos y aplicaciones de baja temperatura.
Otro punto interesante de la imagen inferior es que las tintas de nanopartículas de Ag también pueden ser compatibles con la electrónica en molde (IME), siempre que se trate de radios de curvatura leves. Esto es interesante, ya que la mayoría de los ejemplos de IME utilizan láminas funcionales serigrafiadas. Sin embargo, esto demuestra que la impresión funcional digital también podría combinarse con las técnicas de IME. Si hay demanda, cabe esperar que los futuros desarrollos técnicos garanticen también la compatibilidad con radios de curvatura más pequeños.
Este panel de imágenes se construyó a partir de una charla en directo impartida en TechBlick (mayo de 2021) por Agfa y Nanogate. La imagen de la derecha muestra las tintas de nanopartículas de plata impresas por inyección de tinta termoformada. Hágase titular de un Pase Anual para ver este contenido a la carta.
Una aplicación interesante es el calentamiento transparente de las viseras fotocromáticas de las motocicletas. Uno de los retos es que, en ciertos casos, es necesario acelerar el ritmo de cambio de color del visor fotocromático mediante el uso de calor. Una solución convencional podría haber sido utilizar CNTs o ITOs como elemento calefactor. En este caso, los experimentos demostraron que el calentamiento era demasiado lento debido a la alta resistencia de la lámina y que el calentamiento no era uniforme (véase arriba a la derecha). En estos casos, podían ser necesarios hasta 40 segundos para conseguir el cambio de color deseado.
Sin embargo, con la malla metálica Ag NP impresa por inyección de tinta, los cambios de color se aceleraron y fueron uniformes en condiciones similares (10 segundos fueron suficientes). Como se muestra a continuación, el calentador consiste en una malla metálica impresa por inyección de tinta con un paso de 2 mm y un ancho de línea de 70 µm. Esto fue desarrollado conjuntamente con Nanogate. Se trata de una solución excelente y quizá el único inconveniente sea la alta reflexión de las tintas de Ag, que podría amortiguarse con un procesamiento posterior, una oxidación controlada u otras técnicas.
Este panel de imágenes se construyó a partir de una charla en directo impartida en TechBlick (mayo de 2021) por Agfa y Nanogate. La imagen superior derecha muestra una muestra de visor fotocromático de motocicleta. Las imágenes superiores de la izquierda muestran la uniformidad de calentamiento con la malla metálica IJP Ag NP. La imagen inferior derecha muestra las propiedades de la prueba y las características de la malla metálica IJP Ag NP. Por último, la parte inferior izquierda muestra la escasa uniformidad de calentamiento y el lento tiempo de calentamiento para el caso con otras soluciones de capas conductoras transparentes. Hágase titular de un Pase Anual para ponerse al día con todo el contenido a la carta, participar en las clases magistrales y unirse a nuestros eventos virtuales presenciales durante 12 meses. Para saber más Únase a nuestro evento LIVE(online) con un Pase Anual.
Impresión en papel: Hacia la impresión R2R de circuitos multicapa de varios chips
Volver al contenido
La elección común es PI para las FPCB convencionales, y es PET para la emergente electrónica híbrida flexible. Sin embargo, ambas opciones se basan en el plástico. Para eliminar el plástico, se puede cambiar al papel. Sin embargo, esto requiere un amplio desarrollo de la técnica de impresión, la selección del material y los conocimientos técnicos del proceso. No es fácil.
Sin embargo, S&S en Taiwán ha estado trabajando en el desarrollo de una electrónica de impresión sobre papel R2R desde 2015, acumulando una profunda experiencia. Ha utilizado más de 20 toneladas de papel de diferentes proveedores y ha probado más de 100Kg de tintas basadas en diferentes materiales de relleno y para técnicas de impresión. Además, también ha utilizado 1M de componentes RFID.
El siguiente esquema muestra a grandes rasgos su configuración (se excluye la imagen de pick and place y el montaje de chips). S&S utiliza la flexografía y la serigrafía para volúmenes mayores (por ejemplo, 10M de antenas RFID) y la inyección de tinta para la creación de prototipos y la producción a pequeña escala (<100k antenas RFID). El curado para la producción en masa es NIR + Fotónica, lo que les permite alcanzar una velocidad de curado de unos 20 m/min.
Las imágenes de arriba proceden de una presentación realizada por S&S en TechBlick en mayo de 2021. Hágase titular del Pase Anual para ver este contenido a la carta.
En el caso más sencillo, S&S ha empezado a fabricar NFC en papel. Hace dos años, estas NFC costaban al menos el doble que sus homólogas de plástico fabricadas de forma convencional. Ahora, indica S&S, se ha alcanzado la paridad de precios, lo que puede ayudar a hacer accesibles más mercados.
Y lo que es más importante, este es también el comienzo del desarrollo técnico. Las antenas NFC tienen un pequeño chip y una sola capa de metalización. Como se muestra a continuación, el futuro se desarrollará hacia más chips, más capas y diseños de circuitos más complicados. Los ejemplos siguientes muestran la integración de una etiqueta de 2 chips (NFC y chips LED), el desarrollo de una pieza de 11 componentes (2 capas activas y 10 componentes pasivos) y la demostración de una etiqueta R2R de 6 capas impresa en papel.
Se trata de una tendencia muy prometedora en general. La instalación de fabricación de electrónica híbrida flexible (FHE) se encuentra todavía en una fase relativamente temprana de desarrollo, pero está avanzando.
Las imágenes de arriba proceden de una presentación realizada por S&S en TechBlick en mayo de 2021. Hágase titular del Pase Anual para ver este contenido a la carta.
S&S no es la única que desarrolla la electrónica sobre papel. CPI, en el Reino Unido, junto con varios socios, también ha demostrado etiquetas NFC R2R impresas en papel. La imagen superior derecha (a) muestra un ejemplo de etiqueta inteligente impresa en papel R2R. Aquí, las tintas conductoras y los adhesivos se imprimieron en R2R utilizando un troquel de ranura giratoria con alineación óptica. El montaje de los chips electrónicos, la conversión y las pruebas también se realizaron de forma R2R.
Las imágenes de arriba proceden de una presentación realizada por CPI en TechBlick en mayo de 2021. Esta presentación está disponible a la carta aquí. La imagen inferior izquierda (c) es un prototipo de casco con sensores de presión. Aquí, un conjunto de sensores de presión impresos (probablemente materiales piezoresistivos) se adhiere de forma conformada a la superficie 3D del casco. La imagen de la derecha (b) es un ejemplo de electrónica híbrida flexible R2R que muestra una etiqueta de control de humedad y temperatura utilizada en la cadena de suministro farmacéutica. CPI fabricó 5000 muestras.
Circuitos híbridos impresos tipo Arduino
Volver al contenido
La imagen de abajo es un ejemplo de un prototipo de un circuito tipo Arduino fabricado totalmente de forma aditiva. El trabajo fue presentado en TechBlick (mayo de 2021) por Parsons. Los sustratos se fabricaron mediante impresión 3D SLA con una resina de alta T de Formlabs. A continuación, los componentes activos y pasivos se colocaron en las zonas designadas y se encapsularon mediante impresión con jeringa. Por último, las líneas de metalización de plata y las capas dieléctricas se aplicaron en las matrices cara arriba mediante impresión por chorro de aerosol. En este caso no hay ningún flip chip complejo ni capa RDL, ya que las conexiones entre el troquel y la placa se realizan mediante líneas conductoras que salvan la diferencia de altura entre el troquel y la placa.
Prototipo de circuito electrónico híbrido impreso.
Hazte con un Pase Anual para ver este contenido a la carta.
Parece un prototipo sencillo, pero hay que superar muchos retos técnicos, sobre todo porque la superficie no es plana. En particular, hay que probar y garantizar la fiabilidad de los componentes en las interfaces (véase más adelante). Una de las principales causas de la falta de fiabilidad en estas interfaces es el desajuste en el coeficiente de expansión térmica de los distintos materiales, que provoca la acumulación de tensiones durante los ciclos térmicos. Como se muestra en la tabla siguiente, existe una amplia gama de coeficientes.
Un área especialmente problemática puede ser la conexión con las matrices de cara arriba. Aquí, el aerosol deposita rampas dieléctricas sobre las que se imprimen pistas de Ag con aerosol. Las pistas conductoras pueden romperse, deslizarse o desprenderse. Del mismo modo, las pistas conductoras a través de las áreas llenas de adhesivos también pueden ser un desafío. En este estudio, Parsons mostró sus estrategias para realizar pruebas de fiabilidad.
Prototipo de circuito electrónico híbrido impreso.
Hazte con un Pase Anual para ver este contenido a la carta.
Parsons también ha trabajado en la electrónica híbrida impresa para crear prototipos de capas de redistribución complejas. El objetivo es reducir el coste y el tiempo de producción. A continuación se muestra un ejemplo (que no se expuso en TechBlick). Aquí se muestra una RDL impresa de 5 capas. Consta de 11 capas de capas dieléctricas y conductoras impresas con 15 pasos/perfiles de sinterización distintos. Las imágenes de abajo también muestra el CAD y los patrones de impresión en este. Cuando se utiliza la deposición con jeringa, el límite es un tamaño mínimo de 100 µm. Con la incorporación de la deposición por aerosol, esto puede reducirse a 20 µm. Otras técnicas, como la EHD o la microdispensación de XTPL, podrían, en mi opinión, reducir aún más el límite de la resolución a alrededor de 1-5 µm, lo que permitiría crear prototipos y realizar pequeñas tiradas de producción de RDL complejos con tamaños de rasgos pequeños.
Conviértase en titular del Pase Anual de TechBlick para beneficiarse del aprendizaje, la formación y la creación de redes sobre tecnologías emergentes durante todo el año. Tendrá acceso, durante 12 meses, a todos nuestros eventos virtuales presenciales en directo, a ponerse al día con los contenidos de nuestra biblioteca de contenidos a la carta y a aprender de los expertos del sector gracias a nuestra cartera de clases magistrales.
Hágase titular del Pase Anual para ver este contenido a la carta.
Visite estos stands de expositores durante los eventos en vivo:
Volver al contenido
[This is automatically translated from English]
